Lim , Ee Wey (2016) Analysis of Partial Binary Tree Network (Pbtn) For Dynamic Element Matching (Dem) Digital To Analog Converter (Dac)_. Masters thesis, Universiti Sains Malaysia.
![[img]](http://eprints.usm.my/style/images/fileicons/application_pdf.png)
|
PDF
- Submitted Version
Download (354kB) | Preview |
Abstract
Dalam banyak sistem digital, DAC prestasi tinggi adalah penting untuk memastikan pengendalian yang baik. Komponen dipadankan diperlukan untuk mencapai penukaran data yang betul. Banyak faktor seperti perubahan proses dan suhu boleh menyebabkan komponen menjadi tidak berpadanan, oleh itu ia adalah mustahil untuk mereka komponen sempurna dipadankan sepanjang masa. Komponen tidak berpadanan akan membawa kepada perbezaan dalam nilai direka dan nilai yang sebenar. Salah satu teknik untuk mengurangkan kesan komponen tidak berpadanan adalah dengan menggunakan Pemadanan Elemen Dinamik (DEM) rangkaian untuk rawakkan kod input digital kepada DAC. Perawakan ini boleh membantu menjadikan masa purata komponen bersamaan pada setiap kedudukan untuk menjadi hampir sama. Masalah dengan pelaksanaan DEM sedia ada adalah prestasi kelinearan daripada DAC tidak begitu sesuai dan mempunyai gangguan disebabkan oleh peralihan pelbagai suis pada masa yang sama. Dalam kajian ini, pelaksanaan 2 MSB rawak adalah dicadangkan pada Rangkaian Pokok Sebahagian Perduaan (PBTN) DEM DAC dan prestasinya dinilai dari segi gangguan, penggunaan kuasa, DNL dan INL. Perbandingan telah dilakukan untuk 4-bit BTN, 4-bit PBTN dan 4-bit (2 MSB) PBTN. Satu lagi perbandingan yang telah dilakukan kepada prestasi untuk 6-bit & 8-bit (1 MSB) PBTN dan 6-bit & 8-bit (2 MSB) PBTN DEM DAC. Simulasi telah dilakukan dan 8-bit (2 MSB) PBTN DEM DAC menghasilkan gangguan maksimum 259.4 mV, DNL bersamaan 2.46 LSB dan INL bersamaan 31.00 LSB. ________________________________________________________________________________________________________________________ In many digital systems, high performance DACs is essential to ensure proper operations. Matched components are required in order to achieve proper data conversion. Many factors such as process variation and temperature can cause components to be mismatched therefore it is impossible to fabricate perfectly matched components all the time. Mismatched components will lead to difference in designed values and actual values. One of the techniques to reduce the effect of mismatched components is to use Dynamic Element Matching (DEM) network to randomize the digital input codes to a DAC. This randomization can help to make the time averages of the equivalent components at each position to be nearly equal. The problem with existing DEM implementations is the linearity performance of the DAC is not as ideal and has glitches due to transitions of multiple switches at the same time. In this research, the implementation of 2 MSB randomization is proposed on a Partial Binary Tree Network (PBTN) DEM for a current-steering DAC and its performance evaluated in terms of glitches, DNL and INL. Comparison was done for 4-bit BTN, 4-bit PBTN and 4-bit (2 MSB) PBTN. Another comparison was done for performance for 6-bit & 8-bit (1 MSB) PBTN and 6-bit & 8-bit (2 MSB) PBTN DEM DAC. Simulation was done and the 8-bit (2 MSB) PBTN DEM DAC yields maximum glitch of 259.4 mV, DNL of 2.46 LSBs, and DNL of 31.00 LSBs.
| Item Type: | Thesis (Masters) |
|---|---|
| Additional Information: | full text available at http://irplus.eng.usm.my:8080/ir_plus/institutionalPublicationPublicView.action?institutionalItemId=1965 |
| Subjects: | T Technology T Technology > TK Electrical Engineering. Electronics. Nuclear Engineering > TK7800-8360 Electronics |
| Divisions: | Kampus Kejuruteraan (Engineering Campus) > Pusat Pengajian Kejuruteraaan Elektrik & Elektronik (School of Electrical & Electronic Engineering) > Thesis |
| Depositing User: | Mr Mohd Jasnizam Mohd Salleh |
| Date Deposited: | 06 Jun 2018 07:20 |
| Last Modified: | 06 Jun 2018 07:20 |
| URI: | http://eprints.usm.my/id/eprint/40708 |
Actions (login required)
 |
View Item |
