Hashim, Awatif (2016) A 0.13-μm Cmos Reconfigurable Power Constrained Simultaneous Noise And Input Matching (Pcsnim) Low Noise Amplifier (Lna) For Multi-Standard 0.9, 1.8 And 2.1 Ghz Mobile Application. Masters thesis, Universiti Sains Malaysia.
![[img]](http://eprints.usm.my/style/images/fileicons/application_pdf.png)
|
PDF
- Submitted Version
Download (157kB) | Preview |
Abstract
Industri komunikasi tanpa wayar sedang mengalami pertumbuhan yang luar biasa. Sebelum ini, penerima berbilang piawaian telah direka dalam seni bina yang selari untuk menampung berbilang piawai. Walaubagaimanapun, untuk setiap laluan, kawasan bentangan yang besar membuatkan kos fabrikasi meningkat. Sebagai tindakbalas terhadap permintaan untuk bahagian hadapan tanpa wayar yang berkos rendah dan berprestasi lebih tinggi, banyak kajian intensif pada CMOS frekuensi radio (RF ) litar bahagian hadapan telah dijalankan. Projek ini menggabungkan laluan-laluan selari tersebut kepada kaedah penerima tanpa wayar laluan tunggal. Matlamat utama adalah untuk meminimumkan “trade-off” atau mencapai keseimbangan antara prestasi tinggi, saiz yang lebih kecil dan kos rendah pada reka bentuk penggunaan kuasa yang rendah. Sasaran projek ini adalah untuk mereka bentuk penguat hingar rendah (LNA) berbilang piawaian bagi tiga piawai operasi jalur frekuensi. Bagi mendemonstrasi keberkesanan teknik, satu reka bentuk LNA laluan tunggal berbilang piawaian menggunakan konsep pensuisan telah dilaksanakan. Reka bentuk boleh memilih jalur frekuensi operasi dengan mengalihkan suis yang digunakan di rangkaian padanan masukan dan keluaran. Satu LNA berbilang piawaian dengan topologi Padanan Masukan dan Hingar Serentak dengan Kekangan Kuasa (PCSNIM) telah dilaksanakan bagi tujuan ini. LNA beroperasi pada frekuensi 0.9 , 1.8 dan 2.1 GHz. Oleh itu, reka bentuk piawai tanpa wayar adalah bagi aplikasi GSM900 , DCS1800 dan W-CDMA. Reka bentuk ini telah dilaksanakan pada proses CMOS 0.13-μm 8-lapisan logam. LNA berbilang piawaian mempamerkan nilai angka hingar (NF) serendah 1.72 dB pada 1.8 GHz dan 1.85 dB pada 2.1 GHz. Gandaan adalah dalam julat 10 ke 11 dB. Titik pintasan tertib ketiga (IIP3) adalah setinggi 0.2 dBm (pada 1.8 GHz), -1 dBm (pada 2.1 GHz) dan -2 dBm (pada 0.9 GHz). Manakala titik mampatan 1 dB pula adalah -12.2 dBm (pada 0.9 GHz), -11.5 dBm (pada 1.8 GHz) dan -11 dBm (pada 2.1 GHz). Jumlah penggunaan kuasa untuk reka bentuk ini adalah 7.42 mW dengan bekalan voltan sebanyak 1.2 V. ________________________________________________________________________________________________________________________ The wireless communication industry is experiencing tremendous growth. Previously, multi-standard receivers were designed using parallel architecture to accommodate multiple standards. However, for each path, the area consumption is high which increases cost of fabrication. Responding to the demand for a low-cost and high performance wireless front-end, many intensive researches on CMOS radio-frequency (RF) front-end circuits have been carried out. This project merges the parallel paths into a single path wireless receiver. The ultimate goal is to minimize the trade-off between high performance, smaller size and low-cost at low power consumption design. The target of this project is to design a multi-standard low noise amplifier (LNA) for three standards frequency bands. To demonstrate the effectiveness of the design technique, an LNA design is presented for multi-standard single path LNA with the switching concept. The design can select operating frequency band by switching the switches which are adopted at the input and output matching network. A multi-standard Power Constrained Simultaneous Noise and Input Matching (PCSNIM) topology was implemented. The multi-standard LNA is operated at 0.9, 1.8 and 2.1 GHz frequencies. The design covers wireless standards of GSM900, DCS1800 and W-CDMA applications. The design was implemented on 0.13-μm 8- metal CMOS process. The multi-standard LNA shows the noise figure (NF) as low as 1.72 dB at 1.8 GHz and 1.85 dB at 2.1 GHz. The gain is in the range 10 up to 11 dB. The third order intercept point (IIP3) is 0.2 dBm (at 1.8 GHz), -1 dBm (at 2.1 GHz) and -2 dBm (at 0.9 GHz) while IP1dB compression point is -12.2 dBm (at 0.9 GHz), -11.5 dBm (at 1.8 GHz) and -11 dBm (at 2.1 GHz). The power consumption of the design is 7.42 mW with 1.2 V power supply.
| Item Type: | Thesis (Masters) |
|---|---|
| Additional Information: | Full text is available at http://irplus.eng.usm.my:8080/ir_plus/institutionalPublicationPublicView.action?institutionalItemId=3079 |
| Subjects: | T Technology T Technology > TK Electrical Engineering. Electronics. Nuclear Engineering > TK7800-8360 Electronics |
| Divisions: | Kampus Kejuruteraan (Engineering Campus) > Pusat Pengajian Kejuruteraaan Elektrik & Elektronik (School of Electrical & Electronic Engineering) > Thesis |
| Depositing User: | Mr Mohd Jasnizam Mohd Salleh |
| Date Deposited: | 29 Aug 2018 08:29 |
| Last Modified: | 29 Aug 2018 08:29 |
| URI: | http://eprints.usm.my/id/eprint/41590 |
Actions (login required)
 |
View Item |
