

UNIVERSITI SAINS MALAYSIA

Peperiksaan Semester Tambahan
Sidang Akademik 1990/91

Jun 1991

EEE 315 - Teknologi Semikonduktor II

Masa : [3 jam]

ARAHAN KEPADA CALON:

Sila pastikan bahawa kertas peperiksaan ini mengandungi 5 muka surat bercetak dan (ENAM)(6) soalan sebelum anda memulakan peperiksaan ini.

Jawab LIMA (5) soalan.

Anda boleh membuat anggapan tentang data-data tambahan, jika perlu.

Agihan markah bagi setiap soalan diberikan di sut sebelah kanan sebagai peratusan daripada markah keseluruhan yang diperuntukkan bagi soalan berkenaan.

Jawab kesemua soalan dalam Bahasa Malaysia.

...2/-

1. (a) Terangkan bagaimana suatu transistor MOS boleh digunakan sebagai suatu suis dalam litar-litar logik. Dengan ini, tunjukkan bagaimana untuk melaksanakan suatu litar penyongsang.

(20%)

- (b) Dengan menggunakan suis-suis MOS, huraikan bagaimana untuk melaksanakan fungsi-fungsi logik di bawah:

$$A + B, \overline{A \cdot B} \text{ dan } \overline{\overline{A} \cdot \overline{B}}$$

Tuliskan jadual-jadual kebenaran untuk tiap-tiap fungsi di atas.

(60%)

- (c) Dengan menggunakan transistor-transistor nMOS dan pMOS, bagaimanakah anda akan melaksanakan get majmuk (compound gate) berikut:

$$F = \overline{(A + B + C)} \cdot D$$

Tuliskan jadual kebenaran yang sepadan dan peta Karnaugh.

(20%)

2. (a) Dengan menggunakan suatu rajah yang boleh memberikan gambaran, terangkan binaan suatu transistor nMOS. Apakah itu lapisan penyongsangan (inversion layer)? Sambungkan bateri-bateri AT dalam litar transistor nMOS dan dengan ini dapatkan ciri-ciri I - V nya.

(30%)

...3/-

- (b) Lukiskan dengan kemas rajah-rajah berlabel untuk menerangkan proses telaga - p bagi membikin (fabricating) suatu penyongsang CMOS. Tunjukkan hanya pandangan sisi di dalam gambarajah-gambarajah anda.

(40%)

- (c) Terangkan "selak - atas" (latch - up) di dalam get CMOS. Lukiskan rajah-rajah berlabel. Mengapakah selak - atas tidak dikehendaki?

(30%)

3. (a) Bagi rekabentuk CMOS, terangkan aturan mikron, (micron rules), aturan lambda dan aturan $\alpha - \beta$. Untuk suatu litar MOS yang tipikal, nyatakan nilai-nilai aturan lambda.

(40%)

- (b) Apakah yang dimaksudkan dengan perwakilan lapisan (layer representation) di dalam rekabentuk litar CMOS? Apakah kebaikan-kebaikannya ?

(20%)

- (c) Terangkan penskalaan medan malar tertib-pertama (first - order constant field scaling) untuk suatu transistor MOS. Apa yang menentukan had bawah untuk penskalaan menurun (scaling down) secara praktik?

(40%)

...4/-

4. (a) Lukiskan gambarajah litar suatu penyongsang transistor nMOS dengan menggunakan satu transistor tarik - bawah (pull - down transistor) dan satu rintangan tarik - atas (pull - up resistor). Terangkan operasinya dan terbitkan satu keadaan untuk nilai rintangan tarik - atas.

(50%)

- (b) Terangkan "transistor kuning" (yellow transistor).

(30%)

- (c) Huraikan kendalian dan penggunaan suatu transistor laluan (pass transistor).

(20%)

5. (a) Huraikan tatasusunan logik boleh aturcara (Programmable Logik Array , PLA) secara am. Berikan satu pelan lantai (floor plan).

(30%)

- (b) Apakah yang lazim digunakan untuk "gambarajah lidi" (stick diagram). Lukiskan gambarajah lidi suatu penyongsang CMOS.

(30%)

- (c) Dengan menggunakan PLA, kembangkan (develop) satu gambarajah logik untuk aturcara bagi fungsi-fungsi berikut.

$$z_1 = ab + \bar{a}\bar{b}c$$

$$z_2 = ab$$

dan $z_3 = a + \bar{b}c$

(40%)

6. Tuliskan nota ringkas bagi mana-mana DUA dari berikut:

(a) Penghasilan wafer-wafer silikon dari bahan-bahan mentah.

(50%)

(b) Rintangan keping (sheet resistance) : takrifan, ukuran dan kegunaan dalam rekabentuk litar.

(50%)

(c) CMOS silikon - di atas - penebat 3 - D (3 - D Silicon - on insulator) : binaan dan pemencilan parit (trench isolation) (gambarajah bentangan, label dan kepentingan dalam pembikinan litar).

(50%)

- oooOooo -