
UNIVERSITI SAINS MALAYSIA

Peperiksaan Semester Pertama
Sidang Akademik 2007/2008

Oktober/November 2007

EEE 445 – REKABENTUK LITAR ANALOG BERSEPADU

Masa: 3 jam

Sila pastikan bahawa kertas peperiksaan ini mengandungi SEMBILAN muka surat bercetak sebelum anda memulakan peperiksaan ini.

Kertas soalan ini mengandungi ENAM soalan.

Jawab **LIMA** soalan.

Mulakan jawapan anda untuk setiap soalan pada muka surat yang baru.

Agihan markah bagi setiap soalan diberikan di sudut sebelah kanan soalan berkenaan.

Jawab semua soalan dalam bahasa Malaysia.

1. Arus bocor balikan adalah 625 nA apabila fotodiod yang bersaiz $50 \mu\text{m} \times 50 \mu\text{m}$ didedahkan pada cahaya dengan kekuatan 10000 lux . Rekabentukkan litar bersepadu penderia cahaya yang menggunakan penguat kendalian yang mana voltan keluaran adalah 1 V apabila matahari mula terbenam (1000 lux). Di bawah adalah ciri-ciri penguat kendalian dan perintang polisilikon.

A $50 \mu\text{m} \times 50 \mu\text{m}$ photodiode when shine with light of 10000 lux will have a reverse leakage current of 625 nA . Design a light sensor IC which is operational amplifier-based with output voltage equal to 1 V when sunset (1000 lux). Below are the characteristics of the operational amplifier and polysilicon resistor.

- (a) Julat voltan masukan = $0.1 - 2.1 \text{ V}$
Input voltage range = $0.1 - 2.1 \text{ V}$
- (b) Julat voltan keluaran = $0.1 - 2.5 \text{ V}$
Output voltage range = $0.1 - 2.5 \text{ V}$
- (c) Gandaan gelung-buka = 700
Open loop gain = 700
- (d) Rintangan keping polisilikon = $1 \text{ k}\Omega/\square$
Polysilicon sheet resistance = $1 \text{ k}\Omega/\square$
 - (i) Lukis gambarajah blok asas bagi litar bersepadu penderia cahaya.
Draw basic block diagram of light sensor integrated circuit schematic.

(6 markah)


- (ii) Kirakan saiz fotodiod dan saiz keseluruhan saiz rekabentuk. Terangkan dengan lengkap bagaimana penderia cahaya berfungsi.

Calculate photodiode size and total die size. Explain in details how the light sensor work.

(14 markah)

2. (a) Lukiskan penguat kendalian menyongsang dan huraikan jumlah hingar keluaran. *Draw an inverting operational amplifier and derive the total output noise.*

(6 markah)



Rajah 1 : Dua lata penguat kendalian menyongsang

Figure 1 : Two inverting operational amplifier in cascade

- (b) Sekiranya $R_s = 50 \Omega$ untuk penguat 1 dan 2, tentukan jumlah hingar keluaran untuk setiap penguat sekiranya $R_f = 200 \Omega$ untuk penguat 1 dan 100Ω untuk penguat 2.

If source resistance, $R_s = 50 \Omega$ for amplifier 1 and amplifier 2 (Figure 1), determine total output noise voltage for each amplifier if $R_f = 200 \Omega$ for amplifier 1 and 100Ω for amplifier 2.

(8 markah)

- (c) Kirakan jumlah voltan hingar keluaran untuk penguat lata seperti di dalam Rajah 1.

What is the total output noise voltage of the cascade amplifier as shown in Figure 1.

(6 markah)

3. (a) Lukiskan litar yang mengandungi penguat tanpa hingar, punca hingar voltan dan punca hingar arus.

Draw a circuit with noiseless amplifier, voltage noise sources and current noise sources.

(6 markah)

- (b) Kita memiliki perintang punca, $R_s = 10 \text{ k}\Omega$ dan kita hendak merekabentuk penguat 10 kHz dengan menggunakan transistor USM (Rujuk pada Rajah 2). Ditetapkan $I_d = 10 \mu\text{A}$.

We have source resistance, $R_s = 10 \text{ k}\Omega$ and we wish to design 10 kHz amplifier using USM transistor (See Figure 2 for the noise characteristics). It is decided to set $I_d = 10 \mu\text{A}$.

- (i) Tentukan daripada Rajah 2 hingar voltan apabila $I_d = 10 \mu\text{A}$.

Determine from Figure 2 the voltage noise at $I_d = 10 \mu\text{A}$.

(2 markah)

- (ii) Tentukan daripada Rajah 2 hingar arus apabila $I_d = 10 \mu\text{A}$.

Determine from Figure 2 the current noise $I_d = 10 \mu\text{A}$.

(2 markah)

- (iii) Kirakan hingar voltan bagi perintang punca.


Calculate the voltage noise of the source resistance.

(3 markah)

- (iv) Kirakan angka hingar untuk penguat ini.

Calculate noise figure of this amplifier.


(7 markah)



Rajah 2 – Ciri-ciri hingar
Figure 2 – Noise Characteristics

4. Rajah 3 menunjukkan penguat siri-selari dengan faktor suap balik $\beta = 1$. Penguat ini direka supaya $v_o = 0$ bagi $v_s = 0$, dengan perubahan kecil pada v_o dikawal oleh suapbalik negatif. Proses teknologi mempunyai $k'n = 2k'p = 120 \frac{\mu A}{V^2}, |Vt| = 0.7V, \text{ and } |V' A| = 24V$.

Figure 3 shows a series-shunt amplifier with a feedback factor $\beta = 1$. The amplifier is designed so that $v_o = 0$ for $v_s = 0$, with small deviations in v_o from 0V dc being minimized by negative feedback action. The technology utilized has $k'n = 2k'p = 120 \frac{\mu A}{V^2}, |Vt| = 0.7V, \text{ and } |V' A| = 24V$.



Rajah 4
Figure 4

5. Bagi struktur penguat lata terlipat, rujuk kepada Rajah 4. Litar ini mempunyai pincangan arus $I=125\mu A$ dan $I_B=150\mu A$ dan semua transistor beroperasi pada kadar voltage pacu lebih setinggi 0.2V.

For the folded cascode, refer to Figure 4. The op amp has bias currents $I = 125\mu A$ and $I_B = 150\mu A$ and with all transistors operated at the overdrive voltage of 0.2V.


- (a) Cari nisbah W/L bagi semua peranti. Anggap teknologi mempunyai ciri $k'n = 250 \mu A/V^2$ and $k'p = 90 \mu A/V^2$.

Find W/L ratios for all devices. Assume that the technology available is characterized by $k'n = 250 \mu A/V^2$ and $k'p = 90 \mu A/V^2$.

(5 markah)

...8/-

- (b) Apakah persamaan bagi rintangan keluaran?
What is the expression of output resistance? (5 markah)
- (c) Berdasarkan kepada spesifikasi yang diberikan jika C_L bernilai $350f$ ditambah kepada keluaran, kirakan gandaan jalur lebar yang terhasil.
Based on the specification given, if we were to add C_L of $350f$ at the output , what would be your amplifier gainbandwidth.
(5 markah)
- (d) Jika VA adalah 10V, di manakah kutub dominan.
If VA is 10V, where do you anticipate the dominant pole.
(5 markah)



Rajah 5
Figure 5

6. Anggap litar CMFB di dalam Rajah 5 mempunyai voltan bekalan +2.5 V dan -2.5 V dan arus punca memerlukan 0.5V untuk semua transistor beroperasi di dalam kawasan aktif. Jika kesan jasad diabaikan, apakah V_{eff} voltan pincang yang perlu digunakan untuk transistor p bagi memaksimumkan buaian ? Apakah hujung tunggal buaian voltan maksimum sebelum gandaan CMFB jatuh pada 0 dan kenapa?

Assume the CMFB circuit in Figure 5 has +2.5 V and -2.5 V power supply voltages and that the current source require 0.5 V across them in order to have all transistor remain in active region. Ignoring the body effect, what V_{eff} bias voltage should be used for the p-channel transistors to maximize signal swing ? What is the maximum single ended voltage swing before the gain of common mode feedback circuitry goes to zero and why.

(20 markah)

0000000