
UNIVERSITI SAINS MALAYSIA

Peperiksaan Semester Pertama
Sidang Akademik 2006/2007

Oktober/November 2006

EEE 340 – ELEKTRONIK ANALOG II

Masa: 3 jam

Sila pastikan bahawa kertas peperiksaan ini mengandungi **TUJUH** muka surat dan **SATU** muka surat **LAMPIRAN** bercetak sebelum anda memulakan peperiksaan ini.

Kertas soalan ini mengandungi **ENAM** soalan.


Jawab **LIMA** soalan.

Mulakan jawapan anda untuk setiap soalan pada muka surat yang baru.

Agihan markah bagi setiap soalan diberikan di sudut sebelah kanan soalan berkenaan.

Jawab semua soalan dalam Bahasa Malaysia.


1.



Rajah 1
Figure 1

- (a) Berikan persamaan isyarat kecil bagi gandaan voltan dalam Rajah 1.
Develop expression for small signal differential voltage gain in Figure 1.
(10 points)
- (b) Persamaan bagi rintangan keluaran.
Expression of output resistance.
(5 points)
- (c) Apakah julat minimum dan maksimum bagi masukan mod sepunya.
What is the minimum and maximum range of input common mode.
(5 points)

2.



Rajah 2
Figure 2

Berpandukan Rajah 2, anda telah ditugaskan untuk membina penguat kendalian menggunakan konfigurasi kaskod. Anda perlu memastikan supaya penguat anda mempunyai GBW selebar 3GHz di mana C_L ialah 1pF, $V_{DD} = 3V$.


Refer Figure 2, you are required to design an operational amplifier using cascode configuration. You have to fulfill the GBW of 3GHz whereby your amplifier will have a C_L of 1 pF, $V_{DD} = 3V$.

Diberi ($V_{DD} = 3.3V$, $\lambda_p = 0.076V^{-1}$, $\lambda_n = 0.095V^{-1}$, $K'_p = 50 \frac{\mu A}{V^2}$, $K'_n = 100 \frac{\mu A}{V^2}$)

Given

- (a) Dapat jumlah kuasa yang digunakan dalam rekaan anda.
What is the total power used by the folded cascode design. (10 points)
- (b) Dimanakah kutub dominan dan tuliskan persamaan R_{OUT} .
Where is the dominant pole and write expression for R_{OUT} . (10 points)
- ... 4/-

3.



Rajah 3
Figure 3

Anggap penguat kendalian dalam Rajah 3 adalah penguat kendalian yang ideal. Sebagai jurutera anda telah diberi litar ini dan ditugaskan untuk menyelidik kadar slus litar. Persamaan am bagi rangkaian RC adalah $V_{out} = V_0 \left[1 - \exp\left(\frac{-t}{\tau}\right) \right]$ di mana V_0 adalah ketinggian masukan langkah. Cari


Assume that the operational amplifier is an ideal operational amplifier. As an engineer you are given this circuit and were asked to investigate the slew rate response of the circuit. The general expression for an RC network is where V_0 is

$V_{out} = V_0 \left[1 - \exp\left(\frac{-t}{\tau}\right) \right]$ the height of step input

Find

- (a) Pemalar masa, τ
Time constant, τ (5 points)
 - (b) Persamaan lengkap bagi sambutan langkah keluaran.
Complete step response output expression. (15 points)
- ...5/-

4. (a) (i) Lukiskan gambarajah bagi arus tenggelam NMOS yang asas.
Draw basic NMOS current sink.
- (5 points)
- (ii) Sekiranya beban kepada arus tenggelam ialah $100\mu\text{A}$, kirakan rintangan keluaran.
If the load of the current sink is $100\mu\text{A}$, calculate the output resistance.
- (5 points)



Rajah 4 Penguat Kendalian Tidak Menyongsang
Figure 4 Non Inverting Opamp

- (b) Penguat kendalian unggul digunakan pada litar dalam Rajah 4 $V_i = 0.01\text{V}$, $R_1 = 5\text{k}\Omega$ dan $R_F = 50\text{k}\Omega$.

An ideal operational amplifier is used in Figure 4 $V_i = 0.01\text{V}$, $R_1 = 5\text{k}\Omega$ and $R_F = 50\text{k}\Omega$.

- (i) Dengan menggunakan prinsip pembahagi voltan untuk R_1 dan R_F . Kirakan voltan keluaran V_o .

Consider the voltage divider R_1 and R_F . Calculate output voltage V_o .

(5 points)
...6/-


87

- (ii) Kirakan gandaan voltan.
Calculate the voltage gain.

(5 points)

5. Anggap M1 dan M2 bagi penguat CMOS seperti dalam Rajah 5 dikendalikan dalam kawasan tepu.

A CMOS amplifier is shown in Figure 5. Assume M1 and M2 operate in the saturation region.



Rajah 5 Penguat punca sepunya
Figure 5 Common source amplifier

- (a) Kirakan V_{GG} sekiranya arus sejumlah $100\mu A$ melalui M1 dan M2.
What value of V_{GG} gives $100\mu A$ through M1 and M2.

(6 points)

- (b) Kirakan nilai DC bagi voltan masukan V_{in}
What is the DC value of input voltage V_{in}

(6 points)

- (c) Kirakan gandaan voltan isyarat kecil, V_{out}/V_{in}
What is the small signal voltage gain, V_{out}/V_{in}

(8 points)

Model Parameters for a Typical CMOS Bulk Process Suitable for Hand Calculations
Using the Simple Model with Values Based on a 0.8 μm Silicon-Gate Bulk CMOS n-Well
Process

Parameter Symbol	Parameter Description	Typical Parameter Value		Units
		n-Channel	p-Channel	
V_{T0}	Threshold voltage ($V_{BS} = 0$)	0.7 ± 0.15	-0.7 ± 0.15	V
K'	Transconductance parameter (in saturation)	$110.0 \pm 10\%$	$50.0 \pm 10\%$	$\mu\text{A}/\text{V}^2$
γ	Bulk threshold parameter	0.4	0.57	$\text{V}^{1/2}$
λ	Channel length modulation parameter	$0.04 (L = 1 \mu\text{m})$ $0.01 (L = 2 \mu\text{m})$	$0.05 (L = 1 \mu\text{m})$ $0.01 (L = 2 \mu\text{m})$	V^{-1}
$2 \phi_F $	Surface potential at strong inversion	0.7	0.8	V