

UNIVERSITI SAINS MALAYSIA

Peperiksaan Semester Tambahan
Sidang Akademik 1991/92

Jun 1992

EET 207 - Pemikroproses & Peralatan Digit

Masa : [3 jam]

ARAHAN KEPADA CALON:

Sila pastikan bahawa kertas peperiksaan ini mengandungi 4 muka surat beserta Lampiran (2 muka surat) bercetak dan LIMA (5) soalan sebelum anda memulakan peperiksaan ini.

Jawab EMPAT (4) soalan.

Agihan markah bagi setiap soalan diberikan di sut sebelah kanan sebagai peratusan daripada markah keseluruhan yang diperuntukkan bagi soalan berkenaan.

Jawab kesemua soalan dalam Bahasa Malaysia.

...2/-

1. Rekabentuk satu sistem mikropemproses yang memenuhi spesifikasi berikut:

- Mikropemproses 8-bit
- RAM 8k bait
- EPROM 8k bait
- 8-bit A/D
- 8-bit D/A

(Maklumat-maklumat berikut diperlukan:

- (i) Gambarajah skematik
- (ii) Peta ingatan
- (iii) Huraian lengkap)

(100%)

2. Anda dikehendaki untuk mengukur tempoh bagi satu kala gelombang sinus (frekuensi 10-1000 Hz).
Rekabentuk satu sistem berasaskan 8085, yang dapat melakukan tugas ini.

(Maklumat-maklumat berikut diperlukan:

- (i) Konsep
- (ii) Gambarajah skematik
- (iii) Contoh aturcara
- (iv) Kejituan).

(100%)

3. (a) Huraikan kemudahan sampukan bagi mikropemproses 8085.

(30%)

- (b) Tunjukkan bagaimana sampukan berkeutamaan dapat dilaksanakan bagi permintaan menerusi pin INTR.

(40%)

(c) Huraikan kaedah Capaian Ingatan Terus ("DMA").

(30%)

4. (a) Tuliskan satu aturcara 8085 yang dapat menentukan nilai paling besar dalam satu blok data.

Blok data bermula dari alamat 2500H dan jumlah data dalam blok didapati dari lokasi 2000H. Nilai data yang paling besar tersebut mesti disimpan di alamat 2001H.

(30%)

(b) Bagi aturcara berikut, tentukan nilai N yang akan menghasilkan masa lengah selama 1 millisaat. (Jam 8085 = 6.144MHz).

```
LENGAH LXI B,N
LOOP DCX B
      MOV A,B
      ORA C
      JNZ LOOP
```

(35%)

(c) Beri suatu aturcara 8085 yang dapat melakukan operasi berikut:

- (i) Baca data dari port INPUT
- (ii) tentukan jumlah bit '0' dalam data.
- (iii) jika tiada bit '0' ditemui, berhenti. Jika ada,
- (iv) hantar jumlah tersebut ke port OUTPUT.
- (v) ulang

(35%)

5. Huraikan perkara-perkara berikut:

(a) Kaedah penukaran A/D secara "Penghampiran Berturutan".

(25%)

(b) Struktur dalaman mikropemproses 8085.

(25%)

(c) Format jujukan data bagi penghantaran secara siri (tak-segerak).

(25%)

(d) Huraikan 5 jenis ingatan semikonduktor yang biasa digunakan dalam sistem mikropemproses.

(25%)

- 0000000 -

8085A

8085A CPU INSTRUCTIONS IN OPERATION CODE SEQUENCE
Table 5-2

OP CODE	MNEMONIC	OP CODE	MNEMONIC	OP CODE	MNEMONIC	OP CODE	MNEMONIC	OP CODE	MNEMONIC	OP CODE	MNEMONIC
00	NOP	2B	DCX H	56	MOV D,M	81	ADD C	AC	XRA H	D7	RST 2
01	LXI B,D16	2C	INR L	57	MOV D,A	82	ADD D	AD	XRA L	D8	RC
02	STAX B	2D	DCR L	58	MOV E,B	83	ADD E	AE	XRA M	D9	-
03	INX B	2E	MVI L,DB	59	MOV E,C	84	ADD H	AF	XRA A	DA	JC Adr
04	INR B	2F	CMA	5A	MOV E,D	85	ADD L	80	ORA B	DB	IN DB
05	DCR B	30	SIM	5B	MOV E,E	86	ADD M	B1	ORA C	DC	CC Adr
06	MVI B,DB	31	LXI SP,D16	5C	MOV E,H	87	ADD A	B2	ORA D	DD	-
07	RLC	32	STA Adr	5D	MOV E,L	88	ADC B	B3	ORA E	DE	SBI DB
08	-	33	INX SP	5E	MOV E,M	89	ADC C	B4	ORA H	DF	RST 3
09	DAD B	34	INR M	5F	MOV E,A	8A	ADC D	B5	ORA L	E0	RPO
0A	LDAX B	35	DCR M	60	MOV H,B	8B	ADC E	B6	ORA M	E1	POP H
0B	DCX B	36	MVI M,DB	61	MOV H,C	8C	ADC H	B7	ORA A	E2	JPO Adr
0C	INR C	37	STC	62	MOV H,D	8D	ADC L	B8	CMP B	E3	XTHL
0D	DCR C	38	-	63	MOV H,E	8E	ADC M	B9	CMP C	E4	CPO Adr
0E	MVI C,DB	39	DAD SP	64	MOV H,H	8F	ADC A	BA	CMP D	E5	PUSH H
0F	RRC	3A	LDA Adr	65	MOV H,L	90	SUB B	BB	CMP E	E6	ANI DB
10	-	3B	DCX SP	66	MOV H,M	91	SUB C	BC	CMP H	E7	RST 4
11	LXI D,D16	3C	INR A	67	MOV H,A	92	SUB D	BD	CMP L	E8	RPE
12	STAX D	3D	DCR A	68	MOV L,B	93	SUB E	BE	CMP M	E9	PCHL
13	INX D	3E	MVI A,DB	69	MOV L,C	94	SUB H	BF	CMP A	EA	JPE Adr
14	INR D	3F	CMC	6A	MOV L,D	95	SUB L	C0	RNZ	EB	XCHG
15	DCR D	40	MOV B,B	6B	MOV L,E	96	SUB M	C1	POP B	EC	CPE Adr
16	MVI D,DB	41	MOV B,C	6C	MOV L,H	97	SUB A	C2	JNZ Adr	ED	-
17	RAL	42	MOV B,D	6D	MOV L,L	98	SBB B	C3	JMP Adr	EE	XRI DB
18	-	43	MOV B,E	6E	MOV L,M	99	SBB C	C4	CNZ Adr	EF	RST 5
19	DAD D	44	MOV B,H	6F	MOV L,A	9A	SBB D	C5	PUSH B	F0	RP
1A	LDAX D	45	MOV B,L	70	MOV M,B	98	SBB E	C6	ADI DB	F1	POP PSW
1B	DCX D	46	MOV B,M	71	MOV M,C	9C	SBB H	C7	RST 0	F2	JP Adr
1C	INR E	47	MOV B,A	72	MOV M,D	9D	SBB L	C8	RZ	F3	DI
1D	DCR E	48	MOV C,B	73	MOV M,E	9E	SBB M	C9	RET Adr	F4	CP Adr
1E	MVI E,DB	49	MOV C,C	74	MOV M,H	9F	SBB A	CA	JZ	F5	PUSH PSW
1F	RAR	4A	MOV C,D	75	MOV M,L	A0	ANA B	CB	-	F6	ORI DB
20	RIM	4B	MOV C,E	76	HLT	A1	ANA C	CC	CZ Adr	F7	RST 6
21	LXI H,D16	4C	MOV C,H	77	MOV M,A	A2	ANA D	CD	CALL Adr	F8	RM
22	SHLD Adr	4D	MOV C,L	78	MOV M,B	A3	ANA E	CE	ACI DB	F9	SPHL
23	INX H	4E	MOV C,M	79	MOV M,C	A4	ANA H	CF	RST 1	FA	JM Adr
24	INR H	4F	MOV C,A	7A	MOV M,D	A5	ANA L	D0	RNC	FB	EI
25	DCR H	50	MOV D,B	7B	MOV M,E	A6	ANA M	D1	POP D	FC	CM Adr
26	MVI H,DB	51	MOV D,C	7C	MOV M,A	A7	ANA A	D2	JNC Adr	FD	-
27	DAA	52	MOV D,D	7D	MOV M,L	A8	XRA B	D3	OUT DB	FE	CPI DB
28	-	53	MOV D,E	7E	MOV M,A	A9	XRA C	D4	CNC Adr	FF	RST 7
29	DAD H	54	MOV D,H	7F	MOV M,A	AA	XRA D	D5	PUSH D		
2A	LHLD Adr	55	MOV D,L	80	ADD B	AB	XRA E	D6	SUI DB		

DB = constant, or logical/arithmetic expression that evaluates to an 8-bit data quantity.

D16 = constant, or logical/arithmetic expression that evaluates to a 16-bit data quantity.

Adr = 16-bit address.

*All mnemonics copyrighted © Intel Corporation 1976.

8085A

8080A/8085A INSTRUCTION SET INDEX
Table 5-1

Instruction	Code	Bytes	T States		Machine Cycles
			8085A	8080A	
ACI DATA	CE data	2	7	7	FR
ADC REG	1000 1SSS	1	4	4	F
ADC M	8E	1	7	7	FR
ADD REG	1000 0SSS	1	4	4	F
ADD M	86	1	7	7	FR
ADI DATA	C6 data	2	7	7	FR
ANA REG	1010 0SSS	1	4	4	F
ANA M	A6	1	7	7	FR
ANI DATA	E6 data	2	7	7	FR
CALL LABEL	CD addr	3	18	17	SR RWW*
CC LABEL	DC addr	3	9/18	11/17	SR*/SRRWW*
CM LABEL	FC addr	3	9/18	11/17	SR*/SRRWW*
CMA	2F	1	4	4	F
CMC	3F	1	4	4	F
CMP REG	1011 1SSS	1	4	4	F
CMP M	8E	1	7	7	FR
CNC LABEL	D4 addr	3	9/18	11/17	SR*/SRRWW*
CNZ LABEL	C4 addr	3	9/18	11/17	SR*/SRRWW*
CP LABEL	F4 addr	3	9/18	11/17	SR*/SRRWW*
CPE LABEL	EC addr	3	9/18	11/17	SR*/SRRWW*
CPI DATA	FE data	2	7	7	FR
CPO LABEL	E4 addr	3	9/18	11/17	SR*/SRRWW*
CZ LABEL	CC addr	3	9/18	11/17	SR*/SRRWW*
DAA	27	1	4	4	F
DAD RP	00RP 1001	1	10	10	FBB
DCR REG	00SS S101	1	4	5	F*
DCR M	35	1	10	10	FRW
DCX RP	00RP 1011	1	6	5	S*
DI	F3	1	4	4	F
EI	FB	1	4	4	F
HLT	76	1	5	7	FB
IN PORT	DB data	2	10	10	FR I
INR REG	00SS S100	1	4	5	F*
INR M	34	1	10	10	FRW
INX RP	00RP 0011	1	6	5	S*
JC LABEL	DA addr	3	7/10	10	F R/FR R†
JM LABEL	FA addr	3	7/10	10	F R/FR R†
JMP LABEL	C3 addr	3	10	10	FR R
JNC LABEL	D2 addr	3	7/10	10	F R/FR R†
JNZ LABEL	C2 addr	3	7/10	10	F R/FR R†
JP LABEL	F2 addr	3	7/10	10	F R/FR R†
JPE LABEL	EA addr	3	7/10	10	F R/FR R†
JPO LABEL	E2 addr	3	7/10	10	F R/FR R†
JZ LABEL	CA addr	3	7/10	10	F R/FR R†
LDA ADDR	3A addr	3	13	13	FR R R
LDAX RP	000X 1010	1	7	7	FR
LHLD ADDR	2A addr	3	16	16	FR R R R

Instruction	Code	Bytes	T States		Machine Cycles
			8085A	8080A	
LXI RP,DATA16	00RP 0001 data16	3	10	10	FR R
MOV REG,REG	0100 DSSS	1	4	5	F*
MOV M,REG	0111 0SSS	1	7	7	FR
MOV REG,M	010D D110	1	7	7	FR
MVI REG,DATA	000D D110 data	2	7	7	FR
MVI M,DATA	36 data	2	10	10	FRW
NOP	00	1	4	4	F
ORA REG	1011 0SSS	1	4	4	F
ORA M	86	1	7	7	FR
ORI DATA	F6 data	2	7	7	FR
OUT PORT	D3 data	2	10	10	FR O
PCHL	E9	1	6	5	S*
POP RP	11RP 0001	1	10	10	FR R
PUSH RP	11RP 0101	1	12	11	SWW*
RAL	17	1	4	4	F
RAR	1F	1	4	4	F
RC	08	1	6/12	5/11	S/S R R*
RET	C9	1	10	10	FR R
RIM (8085A only)	Z0	1	4	-	F
RLC	07	1	4	4	F
RM	F8	1	6/12	5/11	S/S R R*
RNC	D0	1	6/12	5/11	S/S R R*
RNZ	CD	1	6/12	5/11	S/S R R*
RP	F0	1	6/12	5/11	S/S R R*
RPE	E8	1	6/12	5/11	S/S R R*
RPO	E0	1	6/12	5/11	S/S R R*
RRC	0F	1	4	4	F
RST N	11XX X111	1	12	11	SWW*
RZ	C8	1	6/12	5/11	S/S R R*
SBB REG	1001 1SSS	1	4	4	F
SBB M	9E	1	7	7	FR
SBI DATA	DE data	2	7	7	FR
SHLD ADDR	22 addr	3	16	16	FR R WW
SIM (8085A only)	30	1	4	-	F
SPHL	F9	1	6	5	S*
STA ADDR	32 addr	3	13	13	FR R W
STAX RP	000X 0010	1	7	7	FR W
STC	37	1	4	4	F
SUB REG	1001 0SSS	1	4	4	F
SUB M	96	1	7	7	FR
SUI DATA	D6 data	2	7	7	FR
XCHG	EB	1	4	4	F
XRA REG	1010 1SSS	1	4	4	F
XRA M	AE	1	7	7	FR
XRI DATA	EE data	2	7	7	FR
XTHL	E3	1	16	18	FR R WW

Machine cycle types:

- F Four clock period instr. fetch
- S Six clock period instr. fetch
- R Memory read
- I I/O read
- W Memory write
- O I/O write
- B Bus idle
- X Variable or optional binary digit
- DOD Binary digits identifying a destination register. B = 000, C = 001, D = 010, Memory = 110
- SSS Binary digits identifying a source register. E = 011, H = 100, L = 101, A = 111
- RP Register Pair BC = 00, HL = 10, DE = 01, SP = 11

* Five clock period instruction fetch with 8080A

† The longer machine cycle sequence applies regardless of condition evaluation with 8080A

• An extra READ cycle (R) will occur for this condition with 8080A.

*All mnemonics copyrighted © Intel Corporation 1976.