

UNIVERSITI SAINS MALAYSIA

Peperiksaan Semester Pertama
Sidang Akademik 1993/94

October - November 1993

EEE 325 - Elektronik Analog II

Masa : [3 jam]

ARAHAN KEPADA CALON :

Sila pastikan bahawa kertas peperiksaan ini mengandungi 8 muka surat bercetak dan **ENAM (6)** soalan sebelum anda memulakan peperiksaan ini.

Jawab **LIMA (5)** soalan.

Agihan markah bagi soalan diberikan di sut sebelah kanan soalan berkenaan.

Jawab semua soalan di dalam Bahasa Malaysia.

...2/-

1. (a) Suatu MOS salur-n digunakan sebagai perintang aktif untuk menghasilkan kejatuhan voltan 5V(A.T) daripada arus 25 μ A. Anggaplah kesan sumber-pukal ('bulk-source') boleh diabaikan. (i) Kiralah nisbah W/L bila satu perintang aktif digunakan dan (ii) Kiralah nisbah W/L bila dua transistor salur-n sesiri menggantikan satu perintang aktif (i).


Diberikan

$$V_T = 0.75V$$

$$I_D = \frac{K'W}{2L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

$$K'_N = 24 \mu\text{A/V}^2$$

$$\lambda = 0.01\text{V}^{-1}$$



(a)

(b)

Rajah 1

(10%)


- (b) Rekabentuk perlaksanaan cermin arus Widlar menggunakan transistor MOS. Gunakan model isyarat kecil dan dapatkan pernyataan rintangan keluaran dan kejatuhan voltan minimum merentasi keluarannya.

(10%)

...3/-

2. (a) Gunakan gambarajah, jelaskan konsep voltan rujukan sela-jalur.
(5%)
- (b) Voltan rujukan sela-jalur Widlar menggunakan transistor dwikutub ditunjukkan di dalam Rajah 2(a). Jelaskan pengendaliannya dan tunjukkan

$$V_{REF} = V_{BE3} + \left(\frac{R_2}{R_3} \right) V_t \ln \left(\frac{I_1}{I_2} \right)$$




Rajah 2(a)

(8%)

...4/-

- (c) Voltan rujukan sela-jalur yang diberikan di dalam Rajah 2(b). Anggaplah $I_{S_1} = 10I_{S_2}$, $V_{BE2} = 0.7V$, $V_t = 0.026V$ dan $R_2 = R_3$. Kiralah nilai R_2/R_1 yang diperlukan untuk mendapatkan $V_{REF} = 1.311V$.



Rajah 2(b)

(7%)

3. (a) Jelaskan dengan ringkas pencirian suatu penguat kendalian dan juga sambutan frekuensi magnitud $A_d(j\omega)$.

(8%)

...5/-

- (b) Persamaan-persamaan utama untuk mereka cipta penguat kandalian CMOS (Rajah 3) adalah gandaan litar terbuka A_o , lebarjalur gandaan - unit GB dan kadar slu diberikan seperti berikut:-

$$A_o = \frac{1}{2\lambda^2} \left(\frac{K'_N K'_P W_1 W_5}{I_{D1} I_{D5} L_1 L_5} \right)^{1/2}$$

$$GB = \frac{1}{C_c} \left(\frac{2 K'_N W_1 I_{D1}}{L_1} \right)^{1/2}$$

$$\text{Kadar slu (SR)} = \frac{I}{C_c}$$

Menggunakan maklumat ini nyatakan kaedah dan tunjukkan langkah untuk merekacipta penguat tersebut. Perincian diberikan seperti di bawah.


$$A_o \geq 50,000 , \quad \text{kadar slu} = 2V/\mu s$$

$$GB = 1MHz \quad K'_N = 25 \mu A/V^2$$

$$K'_P = \frac{1}{2} K'_N \quad \lambda = 0.01V^{-1}$$

$$C_c = 5pF$$

...6/-



Rajah 3

(12%)

4. (a) Penguat pembeza dicirikan oleh

- nisbah penolakan ragam sepunya (CMMR)
- julat isyarat masukan ragam sepunya
- Voltan offset masukan, V_{OS}
- Arus offset masukan, I_{OS}

Jelaskan secara ringkas setiap satu yang diberikan di atas.


(8%)

...7/-

- (b) Rajah 4 menunjukkan penguat pembeza MOS. Anggaplah M1, M2 di dalam keadaan tenu, dapatkan perkaitan I_{D1} , V_{D1} , I_{D2} , V_{D2} . Lakarkan voltan isyarat besar V_{D1} dan V_{D2} sebagai fungsi voltan masukan pembeza V_{ID} . Diberikan K'_N ialah $20 \mu\text{A}/\text{V}^2$, $W_1/L_1 = W_2/L_2 = 10\mu/10\mu$, $W_3/L_3 = W_4/L_4 = 10\mu/40\mu$ (M_3 dan M_4 ialah beban aktif get salir tersambung), dan $I_{SS} = 50 \mu\text{A}$. Anggap $V_{DD} = 10\text{V}$ dan abaikan kesan pukal M_3 dan M_4 .

Diberikan bila transistor MOS di dalam keadaan tenu

$$I_D \approx \frac{K'W}{2L} (V_{GS} - V_T)^2$$




Rajah 4

(12%)

...8/-

5. (a) Nyatakan voltan keluaran 'binary weighted' skalaan arus penukar D/A yang diberikan dalam Rajah 5(a). Anggapkan suis-suis adalah disambungkan ke V_{REF} , jika bit i adalah 0, dan ke $-V_{REF}$ jika bit i adalah 1.
Nyatakan kekurangannya dan cadangkan perlaksanaan yang lebih baik.




Rajah 5(a)

(10%)

- (b) Merujuk kepada Rajah 5(b), tunjukkan litar ini akan melaksanakan fungsi penukar D/A 4 bit.

$$V_o = R_F (b_1 + 2^{-1} b_2 + 2^{-2} b_3 + 2^{-3} b_4)$$



Rajah 5(b)


(10%)

... 9/-

6. (a) Jelaskan dengan ringkas suatu pemodulat dan pendarab analog.

(6%)

- (b) Suatu pemodulat mudah menggunakan penguat pembezakan ditunjukkan di dalam Rajah 6.



Rajah 6

Tunjukkan voltan keluaran V_{out} diberikan seperti di bawah dan nyatakan semua hampiran yang digunakan.

$$V_{out} = R_C(I_{C1} - I_{C2}) = \alpha_F I_{EE} R_C \left[\frac{1}{1 + e^{-V_1/V_t}} - \frac{1}{1 + e^{V_1/V_t}} \right]$$

$$\approx I_{EE} R_C \left(\frac{V_1}{2V_t} \right)$$

...10/-

Diberikan:

$$I_C = I_S e^{(V_{BE}/V_t)}$$

α_F = gandaan arus depan isyarat besar

$$V_t = \frac{kT}{q}$$

Tunjukkan juga V_{out} boleh dituliskan seperti berikut

$$V_{out} = K_1 V_1 [V_2 - V_{BE(ON)}]$$

bila

$$K_1 = \frac{R_c}{2V_t R}, \text{ nyatakan semua anggapan yang digunakan.}$$

(10%)

- (c) Bincangkan had pendarab tersebut dan cadangkan cara memperbaikinya.

(4%)